Die VPRO Architektur besteht im Wesentlichen aus einer skalaren MIPS-basierten CPU und dem massiv-parallelen Vektorverarbeitungs-Array. Das MIPS-Prozessorsystem dient als globaler Controller und General-Purpose-Prozessor, der auch jede Art von Steuerung für die eigentlichen Programme berechnet. Im Gegensatz dazu ist das Vektor-Array für die Bearbeitung der rechenintensiven Aufgaben zuständig. Das Vektor-Array besteht aus einer konfigurierbaren Anzahl von Vektorunits (VU). Diese Einheiten enthalten eine konfigurierbare Anzahl von Vektorlanes (VL), die die eigentlichen vertikalen Datenverarbeitungseinheiten darstellen. Die Lanes einer Unit sind über ein Chaining verbunden, um Verarbeitungsergebnisse direkt auszutauschen. Jede VU enthält einen konfigurierbaren lokalen Speicher, auf den alle Lanes zugreifen können und der als schneller Scratch-Pad-Speicher dient. Zusätzlich sind in jeder VU eine Scheduling-Logik und ein FIFO enthalten, um eingehende Vektoroperationen zu sammeln und auf die verschiedenen Lanes der Unit zu verteilen. Die eigentlichen Vektoroperationen werden von der Instruction Decoder des MIPS-Prozessorsystems gesendet und parallel ausgeführt.
Nolting, F. Giesemann, J. Hartig, A. Schmider, and G. Paya-Vaya, Application-Specific Soft-Core Vector Processor for Advanced Driver Assistance Systems, in 2017 27th International Conference on Field Programmable Logic and Applications (FPL), 2017
Die programmierbare NanoController-Prozessorarchitektur zeichnet sich durch eine sehr kompakte 4-Bit-Instruktionssatzarchitektur, minimalen Flächenbedarf und sehr geringe Verlustleistung aus. Anwendungsgebiete des NanoControllers sind z.B. Smart Devices in der Gebäudeautomatisierung, oder auch tragbare und intelligente, medizintechnische Sensoren. In solchen eingebetteten Systemen können durch den NanoController Steuerungs- und Systemverwaltungsaufgaben übernommen werden, die den überwiegenden Teil der Betriebszeit als Hintergrundaktivität stattfinden. Dadurch kann der Hauptprozessor des Systems, typischerweise ein großer RISC-Mikrocontroller mit hoher Leistungsaufnahme, den Großteil der Zeit vollständig abgeschaltet werden, da dieser ausschließlich für selten stattfindende Ereignisse mit komplexen Berechnungen, wie z.B. verschlüsselte Drahtloskommunikation, benötigt wird. Dieses Systemkonzept erlaubt es, die durchschnittliche Verlustleistungsaufnahme geeigneter, eingebetteter Systeme zu minimieren, um die Energieeffizienz und beschränkte Laufzeit batterieloser Systeme (Versorgung durch Energy Harvesting) deutlich zu erhöhen. Aufgrund der Programmierbarkeit der Architektur sind flexible und zur Laufzeit anpassbare Steuerungsaufgaben umsetzbar. Weiterhin erlaubt die Architektur eine Erweiterung und Spezialisierung durch zusätzliche funktionale Einheiten, z.B. für fundamentale digitale Signalvorverarbeitung.