Analog-Digital-Wandler

Auf einen Blick

• Art: Vorlesung (2420000032) mit Übung (2420000033)
• Turnus: jährlich im Wintersemester
• Umfang: 2 SWS Vorlesung und Übung
• Sprache: Englisch
• Prüfung: mündliche Prüfung
• Voraussetzungen: Vorlesungen zu Analog Design und Einführung in CMOS
• Studiengänge: Master Elektrotechnik und Master Wirtschaftsingenieurwesen Elektrotechnik (Vertiefung Informationstechnologie), Master Microelectronics Engineering
• Lehrende: Prof. Dr. Thomas Kämpfe
• Anmeldung und Unterlagen: Stud.IP

Inhalte

• Einführung: Informationsdarstellung und Kommunikation, Abstraktion, Kategorisierung und symbolische Darstellung, grundlegende Umwandlungsalgorithmen, Anwendungen von Datenwandlern, Kompromisse zwischen Schlüsselparametern, ADC-Taxonomie
• Dual-Slope- und Successive-Approximation-Register-Wandler (SAR): Dual-Slope-Prinzip, SAR-Arbeitsprinzip, Implementierung mit kapazitivem Array, Bereichserweiterung mit segmentiertem Array
• Algorithmische und Pipeline-A/D-Wandler: algorithmisches Wandlungsprinzip, Abtast- und Haltestufe, Pipeline-Wandler, multiplizierender DAC, Flash-Sub-ADC und n-Bit-MDAC, Redundanz und Fehlerkorrektur
• Leistungsmetriken und Nichtlinearität: idealer ADC, Offset und Verstärkungsfehler, differentielle und integrale Nichtlinearität, Kondensatorfehlanpassung und ihre Auswirkung auf SAR-ADCs
• Flash-, Folding- und interpolierende Wandler: Flash-Prinzip, Thermometer-zu-Binär-Kodierung, Sparkle-Korrektur, Folding-Prinzip und Residue-Extraktion, Folding-Verstärker, kaskadierte Faltung und Interpolation
• Rauschen in Analog-Digital-Wandlern: Rauscharten, Rauschberechnung in elektronischen Schaltungen, kT/C-Rauschen, abgetastetes Rauschen, Rauschanalyse in Switched-Capacitor-Schaltungen, Aperturunsicherheit und Abtastjitter
• Delta-Sigma-Wandler: Linearität und Auflösung, von der Delta- zur Delta-Sigma-Modulation, Modulatoren erster und zweiter Ordnung, Modulation höherer Ordnung, Clock-Jitter und SNR, Entwurfsverfahren für Single-Loop-Modulatoren
• Digital-Analog-Wandler: D/A-Wandler mit Stromskalierung, Current-Steering-DAC, Kalibrierung zur Leistungssteigerung

Qualifikationsziele

Nach erfolgreichem Abschluss des Moduls haben die Studierenden die Prinzipien und die Implementierung von Analog-Digital-Wandlern als wichtigen Schaltungsblock im Mixed-Signal-Design verstanden. Sie wissen, wie diese Wandler in Hardware implementiert werden, und können Architekturen anhand von Auflösung, Geschwindigkeit, Rauschen und Leistungsaufnahme auswählen und bewerten.

Literatur

• R. J. Baker, CMOS Circuit Design, Layout, and Simulation, 2nd edition, Wiley Interscience, Hoboken, 2005

Termine und Anmeldung

Wintersemester 2026/27: Vorlesung freitags 11:30 bis 13:00 Uhr und Übung freitags 13:15 bis 14:45 Uhr, Hörsaal HS 66.1 (Hans-Sommer-Straße 66). Die Anmeldung erfolgt über Stud.IP.