Im Sommersemester 2026 bieten wir zwei Themen an. Das erste Thema ist "Smart-V: Smart IoT Chip Plattform", das zweite Thema "Smart-V SoC Designer".
Beschreibung
In der Abteilung EIS entwickeln wir einen Prozessor (EIS-V 2.0) auf Basis der freien Befehlssatzarchitektur RISC-V. In dem SEP Projekt Smart-V soll dieser in Kontext von Internet of Things (IoT) und Smart Home eingesetzt werden.
Dazu stehen eine Reihe von PMOD Sensor-, Ausgabe- und Kommunikationsmodulen (z. B. Temperatursensor, Helligkeitssensor, GPS, OLED Display, Bluetooth, WiFi, ...) zur Verfügung, diese sollen in einen Anwendungsprototypen integriert werden.
Konkret soll Software für einen auf einem Field Programmable Gate Array realisierten Chip-Prototypen entwickelt werden. Als Basis dafür dient das freie Betriebssystem RIOT, das speziell für IoT Anwendungen konzipiert ist. Die zu entwickelnde Software lässt sich in drei Kategorien aufteilen:
Als Basis stellen wir eine Hardwareplattform zur Vefügung, die den EIS-V auf einem Arty A7 FPGA Board integriert, bootfähig ist und bereits Schnittstellen zur Verwendung von Standardbussystemen wie SPI, I2C und UART enthält.
Benötigte Vorkenntnisse
Die RIOT Module (Treiber) und Anwendungssoftware müssen in C entwickelt werden. Daher sind grundlegende C Kenntnisse (z. B. aus der Veranstaltung Betriebssysteme) erforderlich. Nicht erforderlich, allerdings hilfreich, sind Erfahrungen in der Arbeit mit FPGAs, Mikrokontrollern und Bussystemen (insbesondere SPI und I2C). Die von uns zur Verfügung gestellte Plattform enthält alle erforderlichen Schnittstellen und Hardwarekomponenten, um mit den PMOD Modulen kommunizieren zu können. Anpassungen an der Hardware können bei Bedarf im Laufe des Projekts von uns vorgenommen werden.
Links
Beschreibung
In der Abteilung Technische Informatik entwickeln wir die SMART-V SoC (System-on-Chip) Plattform diese besteht aus unserem konfigurierbarem Prozessor (EIS-V 2.0) und verschiedenen IO Modulen, Speichern und Caches sowie ggf. Co-Prozessoren zur Beschleunigen veschiedener Anwendungen.
Aktuell verwenden wir verschiedene FPGAs, um die SMART-V im Anwendungskontext zu evaluieren (Rapid-Prototyping). Anwendungen sind Beispielsweise SEP Projekte (Room Monitor, IMU Sensor Fusion), ein Helikopter Flugregler (in Kooperation mit dem DLR) und eine Roboterplattform mit Kamera.
Dabei muss die SMART-V Plattform jeweils auf die spezifische Anwendung angepasst werden. Da unterschiedliche Anforderungen an die Anzahl und Art der IO Module, die Größe von Speichern, die Systemtopologie und das Pinout bestehen.
Außerdem muss für jede der anwendungsspezifischen Platzformvarianten die Software angepasst und auf die Hardware abgestimmt werden, da sich Parameter, wie die Adressen der Module und Speicher, IRQ Nummern und die Taktrate ändern.
Diese Anpassungen an der Plattform und der Software sind aufwendig und erfordern Expertise.
Da viele Informationen redundant vorliegen – Beispielsweise sind die Adressen und IRQ Nummern sowohl in der Hardware als auch in der Software vorhanden – kommt es bei Anpassungen leicht zu vermeidbaren Fehlern.
Daher soll im Rahmen dieses SEP Projekts der SMART-V SoC Designer entwickelt werden.
Durch:
sollen die oben genannten Probleme gelöst werden.
Benötigte Vorkenntnisse
Es sind keine Kenntnisse in Hardwareentwicklung oder SoC Design erforderlich. Alle notwendigen Kenntnisse werden von uns im Rahmen des SEP vermittelt.
Hilfreich aber nicht notwendig sind Kenntnisse in C bzw. Hardwarenaher Programmierung.
Kenntnisse in GUI Entwicklung sind hilfreich aber nicht notwendig.
Die Auswahl der Programmiersprachen, bzw. GUI Frameworks erfolgt am Anfang SEPs auf Basis der in der Gruppe vorhandenen Kenntnisse.
Links